interface irq_if;logic irq_n;task test;endtaskmodport master(output irq_n);modport slave(input irq_n);endinterface
package Vip;integer x;class UseRif; virtual reg_if rif;endclassendpackage